本书以Intel的QuartusPrime20。1为开发平台，共安排了14个实验，其中在第2章到第4章通过3个实验来熟悉基于QuartusPrime和VerilogHDL的数字电路设计，然后在第5章到第14章中学习数字电路常用器件和时序逻辑的设计，第15章为数模和模数转换实验。所有实验均详细介绍了实验内容、实验原理，并且都有详细的步骤和源代码，以确保读者能够顺利完成。每章的最后都安排了一个任务，作为本章实验的延申和拓展。本书中的程序均按照《VerilogHDL语言程序设计规范(LY-STD010-2019)》编写。所有实验均基于模块化设计，这样有利于将模块应用于不同的项目和产品中。本书配有丰富的资料包，包括数字电路开发系统原理图、例程、软件包，硬件包，以及配套的PPT、视频等。这些资料会持续更新，下载链接可通过微信公众号“卓越工程师培养系列”获取。
第1章 数字电路开发平台和工具 1
1.1 现代数字系统设计基础 1
1.1.1 硬件描述语言 1
1.1.2 可编程逻辑器件 2
1.1.3 FPGA开发流程 2
1.2 数字系统设计的硬件平台 4
1.2.1 EP4CE15F23C8N器件 4
1.2.2 Cyclone IV系列FPGA配置 4
1.2.3 FPGA高级开发系统的硬件资源 5
1.3 数字系统设计的软件平台 19
1.3.1 Quartus Prime的主要特点 19
1.3.2 Quartus Prime 20.1的安装步骤 19
1.3.3 安装USB Blaster驱动程序 24
1.3.4 配置ModelSim 29
1.4 Verilog HDL语法基础 30
1.4.1 Verilog HDL模块 30
1.4.2 标识符定义 31
1.4.3 逻辑值集合 31
1.4.4 常量 31
1.4.5 数据类型 32
1.4.6 运算符 33
1.4.7 常用语句 36
1.4.8 描述方法 40
1.5 基于FPGA高级开发系统可开展的
部分实验 42
第2章 集成逻辑门电路功能测试 43
2.1 预备知识 43
2.2 实验内容 43
2.3 实验步骤 45
本章任务 46
本章习题 47
第3章 基于原理图的简易数字系统设计 48
3.1 预备知识 48
3.2 实验内容 48
3.3 实验步骤 49
本章任务 73
本章习题 73
第4章 基于HDL的简易数字系统设计 74
第5章 编码器设计 79
第6章 译码器设计 90
第7章 加法器设计 98
第8章 比较器设计 105
第9章 数据选择器设计 114
第10章 触发器设计 122
第11章 同步时序逻辑电路分析与设计 144
第12章 异步时序逻辑电路分析与设计 155
第13章 计数器设计 166
第14章 移位寄存器设计 182
第15章 数模与模数转换 191
附录A 数字电路FPGA设计常用引脚
约束 199
附录B 《Verilog HDL程序设计规范
（LY-STD010-2019）》简介 201
参考文献 209
书单推荐
